フレキシブルなN-ウエイ・メモリ・インターリーブ方式

発明者： , ,
出願人/特許権者：
代理人 (1件)：古谷馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-082155
公開番号（公開出願番号）：特開平5-113930
出願日： 1992年04月03日
公開日（公表日）： 1993年05月07日
要約：

【要約】 (修正有)【目的】異なるサイズの多数のメモリブロックをインターリーブする。【構成】サイズLのラインを有するN個のメモリブロックをインタリーブする場合、変換するアドレスの第1群のB_ビットを識別し(ステップ14)、変換するアドレスに対応するインターリーブインデックスを定義する第2群のI_ビットを識別し(ステップ18)、これらの和SUM及び調整された和を計算し(ステップ20)変換されるアドレスに対応するブロック番号を定義する(ステップ24)操作を行う。

請求項（抜粋）：

変換されたM(整数)ビットデータアドレスを用いるサイズS(整数)の複数であるN(整数)個のメモリブロックであってサイズL(整数)のラインを有するメモリブロックをインターリーブする方法において、(a)変換するアドレスの第一群のビット(B_ビット)を識別するステップ、(b)変換するアドレスに対応するインターリーブインデックスを定義する第二群のビット(I_ビット)を識別するステップ、(c)調整されない和(SUM)と調整された和(ADJ_SUM)とを次の定義に従って計算するステップ、(i)SUM=B_ビット+I_ビット(ii)ADJ_SUM=B_ビット+I_ビット-N(d)変換されるアドレスに対応するブロック番号であって、SUM又はADJ_SUMの値の少なくとも一つの値の関数であるブロック番号を定義するステップの各ステップを備えたことを特徴とする方法。

IPC (2件)：

G06F 12/06 540 , G11C 11/401

引用特許：

審査官引用 (15件)

特開昭58-090242
特開昭58-090242
特開昭58-090242

全件表示

前のページに戻る