特許

J-GLOBAL ID：200903056308777953

微小可変遅延回路

発明者： 落合 克己 ,  塚原 寛
出願人/特許権者： 株式会社アドバンテスト
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-293231
公開番号（公開出願番号）：特開平5-129909
出願日： 1991年11月08日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】 高分解能の可変遅延量を与える。【構成】 第1、第2排他的論理和(EXOR)ゲート17,18の一方の入力側が遅延入力端子15に接続され、両出力側がコンデンサ21を通じて互いに接続され、第1EXORゲート17の他方の入力側が接地され、第2EXORゲート18の他方の入力側が選択信号入力端子19に接続され、第1EXORゲート17の出力側が論理バッファ22を通じて遅延出力端子16に接続される。選択信号が“0”でコンデンサ21の両端は常に同電位となり、コンデンサ21に電流が流れない、選択信号が“1”でコンデンサ21に電流が流れ、選択信号“0”の場合の出力端子16の出力に対し、所定量遅延されたものとなる。

請求項（抜粋）：

一方の入力側を接地し、他方の入力側を遅延入力端子に接続した第1排他的論理和ゲートと、一方の入力側を選択信号入力端子に接続し、他方の入力側を上記遅延入力端子に接続した第2排他的論理和ゲートと、上記第1排他的論理和ゲートの出力側と上記第2排他的論理和ゲートの出力側との間に接続されたコンデンサと、そのコンデンサ及び上記第1排他的論理和ゲートの出力側の接続点に入力側が接続され、出力側が遅延出力端子に接続され、論理レベルを出力するバッファと、を具備する微小可変遅延回路。