特許

J-GLOBAL ID：200903056309514441

半導体記憶装置

発明者： 永井 昌伸 ,  松本 昭一郎
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 河野 登夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-204911
公開番号（公開出願番号）：特開平5-028766
出願日： 1991年07月19日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】 データ読出しに際してのセンスアンプによる増幅の過渡時に、プリチャージされた入出力線からセンスノードに電荷が逆流入することにより生じるセンスアンプの誤動作でデータが破壊されるのを防止する。【構成】 ビット線対を構成するビット線BL1 ,BL2 と入出力線対を構成する入出力線IO1 ,IO2 との間に夫々並列的に介装された読出し用NチャネルMOS トランジスタNR1 ,NR2 及び書込み用NチャネルMOS トランジスタNW1 ,NW2 と、これらを含む回路を活性化するカラム選択用NチャネルMOS トランジスタCN1 ,CN2 とを介装し、前記読出し用NチャネルMOS トランジスタNR1 のゲートはビット線BL1 におけるセンスノードSN1 に、また読出し用NチャネルMOS トランジスタNR2 のゲートはビット線BL2 におけるセンスノードSN2 に夫々接続し、また書込み用NチャネルMOS トランジスタNW1 ,NW2 の各ゲートは夫々書込み開始信号線WEに接続する。

請求項（抜粋）：

メモリセルに接続された第1,第2のビット線とデータの第1,第2の入出力線との間に夫々トランジスタを介在させ、前記トランジスタに対する制御でデータの読出し及び書込みを行うようにした半導体記憶装置において、前記トランジスタは第1のビット線と第1の入出力線との間に並列的に介装された第1の読出し用MOS トランジスタ及び第1の書込み用MOS トランジスタと、前記第2のビット線と第2の入出力線との間に並列的に介装された第2の読出し用MOS トランジスタ及び第2の書込み用MOS トランジスタとからなり、前記第1の読出し用MOS トランジスタのゲートは前記第2のビット線に、また前記第2の読出し用MOS トランジスタのゲートは前記第1のビット線に夫々接続してあることを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/409 ,  G11C 11/417 ,  G11C 11/413

FI (3件)：

G11C 11/34 354 A ,  G11C 11/34 305 ,  G11C 11/34 341 A