特許
J-GLOBAL ID：200903056309876351
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-030673
公開番号（公開出願番号）：特開平6-244208
出願日： 1993年02月19日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】 機械的強度が強く安定して半導体装置を製造することができる半導体装置の製造方法の製造方法を提供することにある。【構成】 単結晶シリコン基板1上にシリコン酸化膜2を堆積し、シリコン酸化膜2に穴3をあけ、穴3にシリコンエピタキシャル基板4をエピタキシャル成長させる。そして、シリコンエピタキシャル基板4の両端を残してシリコンエピタキシャル基板4の周辺部のシリコン酸化膜2を除去する。さらに、シリコンエピタキシャル基板4を酸化して単結晶シリコン基板1と絶縁分離するとともにゲート酸化膜6を形成し、ゲート酸化膜6上にポリシリコン7を配置する。その後、ポリシリコン7をマスクとしたシリコンエピタキシャル基板4への不純物拡散にて自己整合的にソース・ドレイン領域を形成する。
請求項（抜粋）：
単結晶半導体基板上に絶縁膜を堆積し、前記絶縁膜に穴をあける第1工程と、前記穴に半導体をエピタキシャル成長させる第2工程と、前記半導体の一部の部位を残して当該半導体の周辺部の前記絶縁膜を除去する第3工程と、前記半導体を酸化して前記単結晶半導体基板と絶縁分離するとともにゲート酸化膜を形成する第4工程と、前記ゲート酸化膜上にゲート電極材を配置する第5工程と、前記ゲート電極材をマスクとした前記半導体への不純物拡散にて自己整合的にソース・ドレイン領域を形成する第6工程とを備えたことを特徴とした半導体装置の製造方法。
IPC (3件)：
H01L 21/336
, H01L 21/76
, H01L 29/784
