特許
J-GLOBAL ID：200903056313116388

昇圧回路及び不揮発性メモリ装置

発明者：
田口 和男

田口 和男 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (4件)： 井上 一 ,  竹腰 昇 ,  榎並 智和 ,  黒田 泰
公報種別：公開公報
出願番号（国際出願番号）：特願2006-198461
公開番号（公開出願番号）：特開2008-027509
出願日： 2006年07月20日
公開日（公表日）： 2008年02月07日
要約：
【課題】高電圧印加部分についての効率的なテストを可能にする昇圧回路等の提供。【解決手段】昇圧回路は、昇圧電圧を生成する昇圧回路ブロック12と、昇圧回路ブロック12の出力ノードNQの昇圧電圧VPPと電源ノードNVの電圧との電圧差を、リミット電圧VLMにリミットするためのリミッタ回路60と、通常動作モードでは、電源ノードNVを第1の電圧レベルに設定し、テストモードでは、電源ノードNVを第1の電圧レベルよりも高い第2の電圧レベルに設定するテスト回路80を含む。【選択図】図1
請求項（抜粋）：
昇圧電圧を生成する昇圧回路ブロックと、 前記昇圧回路ブロックの出力ノードの昇圧電圧と第1の電源ノードの電圧との電圧差を、リミット電圧にリミットするためのリミッタ回路と、 通常動作モードでは、前記第1の電源ノードを第1の電圧レベルに設定し、テストモードでは、前記第1の電源ノードを前記第1の電圧レベルよりも高い第2の電圧レベルに設定するテスト回路とを含むことを特徴とする昇圧回路。
IPC (1件)：
G11C 16/06
FI (3件)：
G11C17/00 632C ,  G11C17/00 632A ,  G11C17/00 632D
Fターム (8件)：
5B125BA01 ,  5B125CA11 ,  5B125DE07 ,  5B125EG02 ,  5B125EG05 ,  5B125EG08 ,  5B125EG12 ,  5B125EG18
引用特許：
出願人引用 (1件) 審査官引用 (5件)
  • 特開平1-173500
  • 特開昭62-275395
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願2000-351747   出願人：株式会社東芝
全件表示

前のページに戻る

TOP

BOTTOM