特許
J-GLOBAL ID：200903056327248279
回路実装方式
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-009102
公開番号（公開出願番号）：特開平7-221461
出願日： 1994年01月31日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】本発明の目的は、情報処理装置などの多層のプリント回路基板における低ノイズの回路実装方式を低コストで提供する事にある。【構成】多層のプリント回路基板に電子部品を実装する際に、プリント回路基板のグランド層側の面のみに電子部品及び信号配線を配置する構成、及び電磁シールド材を使用可能な場合には、電子部品を電磁シールド材で囲み、プリント回路基板のグランド層を部品搭載面と反対側の最外面に構成する。【効果】低価格で高性能かつ比較的薄型で電磁環境適合性にすぐれた情報処理装置/デジタル装置を提供できる。
請求項（抜粋）：
プレーン状のグランド層と、電源層の同一平面上に絶縁部分で領域分割された複数の電源プレーンと、信号配線層を有する多層のプリント回路基板に電子部品を実装する回路実装方式おいて、プリント回路基板のグランド層側の面のみに電子部品を配置する事を特徴とする回路実装方式。
IPC (2件)：
前のページに戻る
