特許

J-GLOBAL ID：200903056337294635

薄膜トランジスタの製造方法

発明者： 下牧 伸一
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-248732
公開番号（公開出願番号）：特開平8-088371
出願日： 1994年09月16日
公開日（公表日）： 1996年04月02日
要約：

【要約】【目的】 薄膜トランジスタにおいて、真性半導体層と不純物半導体層との境界面その他の境界面の酸化物やよごれによりコンタクト抵抗が増加し、ドレイン電圧が低い場合にチャネル領域のオーミック特性が悪くなるが、これを特定の製造方法により改善する。【構成】 絶縁基板1上にゲート電極2を形成し、さらにその上面にゲート絶縁層3を挾んでゲート電極2に対応する部分をチャネル領域とするアモルファスシリコン層4を形成し、アモルファスシリコン層4のソース・ドレイン領域となる部分にn+アモルファスシリコン層6を形成する。そして、アモルファスシリコン層4とn+アモルファスシリコン層6との境界面におけるチャネル領域を除くソース・ドレイン領域に水素イオン又は不活性イオンを注入することにより、境界面のコンタクト抵抗を減少させてチャネル領域のオーミック特性を改善する。

請求項（抜粋）：

基板上に形成された半導体層のチャネル領域に対応する上面にエッチングストッパ用のブロッキング層を形成し、該半導体層及びブロッキング層の上面に不純物半導体層を形成し、該不純物半導体層の上面に電極を形成し、該電極の領域を含む領域にイオンを導入することを特徴とする薄膜トランジスタの製造方法。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (2件)：

H01L 29/78 616 L ,  H01L 29/78 627 E