特許

J-GLOBAL ID：200903056356411987

トレースメモリに制限されない長時間トレースシステム

発明者： 佐々木 尚久
出願人/特許権者： 日本電気マイコンテクノロジー株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-145290
公開番号（公開出願番号）：特開2001-325121
出願日： 2000年05月17日
公開日（公表日）： 2001年11月22日
要約：

【要約】【課題】 ICE等におけるトレースシステムで、トレース可能な期間、トレースデータ量がトレースメモリの容量に制限されることなく、連続した長時間のトレースが可能で、安価なトレースシステムを提供する。【解決手段】 ICE1のトレースメモリ10を、エミュレーション動作に同期してトレースデータをデュアルポートメモリ12に書込む書込制御部11と、デュアルポートメモリ12と、この内容を書込みと並行に逐次読出す読出制御部13で構成し、読出制御部13は同期化書込信号、読出信号でアップダウンするカウンタ136を備え、ホストコンピュータ3は、大容量記憶装置60と、そのコントローラ50と、ICE接続アダプタ40と、DMAC41、51を制御しデュアルポートメモリ12から転送バッファ34への転送、転送バッファ34から大容量記憶60への転送を調整するICE制御ソフトウェア31とを有す。

請求項（抜粋）：

トレースメモリを持つインサーキットエミュレータと前記インサーキットエミュレータを接続し制御するホストコンピュータを備えたトレースシステムであって、前記トレースメモリは、エミュレーション動作に同期してトレースデータを記憶部に書き込む書込制御部と、記憶部としてのマルチポートメモリと、記憶部の内容を前記書込みと並行に逐次読出せる読出制御部とを有し、前記ホストコンピュータは、大容量記憶装置と、そのコントローラと、インサーキットエミュレータ接続部とインサーキットエミュレータ制御手段とを有し、インサーキットエミュレータ制御手段がインサーキットエミュレータ接続部を通じ、書込と並行して前記読出制御部が逐次読み出したトレースデータを主記憶にアップロード後、大容量記憶装置に格納することを特徴とする長時間トレースシステム。

IPC (6件)：

G06F 11/28 310 ,  G06F 11/22 340 ,  G06F 13/00 301 ,  G06F 13/28 310 ,  G06F 1/10 ,  G06F 1/12

FI (6件)：

G06F 11/28 310 B ,  G06F 11/22 340 A ,  G06F 13/00 301 V ,  G06F 13/28 310 D ,  G06F 1/04 330 A ,  G06F 1/04 340 A

Fターム (27件)：

5B042GA13 ,  5B042HH03 ,  5B042HH30 ,  5B042MA04 ,  5B042MA08 ,  5B042MA09 ,  5B042MA17 ,  5B048AA14 ,  5B048BB02 ,  5B048DD01 ,  5B048FF03 ,  5B061DD11 ,  5B061QQ03 ,  5B061QQ05 ,  5B079AA10 ,  5B079CC02 ,  5B079CC08 ,  5B079CC14 ,  5B079DD12 ,  5B083AA09 ,  5B083BB01 ,  5B083BB06 ,  5B083CC10 ,  5B083CE06 ,  5B083DD02 ,  5B083DD14 ,  5B083GG08