特許

J-GLOBAL ID：200903056367184222

バーンイン時間を減少し初期故障を発生させる方法

発明者： ヒープ ブイ.トラン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-081873
公開番号（公開出願番号）：特開平5-144910
出願日： 1992年04月03日
公開日（公表日）： 1993年06月11日
要約：

【要約】【目的】 大規模の記憶装置のバーンインおよびストレステストに要する時間を減らす。【構成】 この方法は次のものを含む:選択した部分の各記憶セル(40)と対応するデータ線(26)とを接続するトランジスタ(38)の全てのパスゲートに正電圧を供給すると同時に、データ線に低い電圧を供給する;選択した部分の各記憶セルと対応するデータ線とを接続するトランジスタの全てのパスゲートに正電圧を供給し、データ線に正電圧を供給し、全ての記憶セルの他の電極(44)に低い正電圧を供給する;選択した部分の各記憶セルと対応するデータ線とを接続するトランジスタの全てのパスゲートに正電圧を供給し、データ線に正電圧を供給し、全ての記憶セルの他の電極に負電圧を供給する。

請求項（抜粋）：

複数の記憶セルの任意の部分と、前記セルと記憶装置のデータ線とを接続するトランジスタのパスゲートとをテストする方法において、a. 前記複数の記憶セルの前記の部分の全ての記憶セルにアクセスし、b. 前記の部分の前記全ての記憶装置の第1電極に正電圧を供給すると同時に、前記全ての記憶セルの他の電極に低い電圧を供給し、c. 前記の部分の各記憶セルと前記のデータ線とを接続するトランジスタの前記全てのパスゲートに正電圧を供給する、ことを含む前記の方法。

IPC (4件)：

H01L 21/66 ,  G01R 31/26 ,  H01L 21/326 ,  H01L 27/10 311

引用特許：

審査官引用 (4件)

• 特開平1-276498
  
• 特開昭58-212947
  
• 特開昭63-195900
  
• 特公昭62-019000