強誘電体型不揮発性半導体メモリの製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：山本孝久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-252374
公開番号（公開出願番号）：特開2003-068989
出願日： 2001年08月23日
公開日（公表日）： 2003年03月07日
要約：

【要約】【課題】メモリセルの縮小化を達成でき、しかも、均一・均質な強誘電体層を形成することを可能とする強誘電体型不揮発性半導体メモリの製造方法を提供する。【解決手段】絶縁層16,26上に形成された第1の電極21,31と、少なくとも該第1の電極21,31上に形成され、ビスマス層状構造を有する強誘電体薄膜から成る強誘電体層22,32と、該強誘電体層22,32上に形成された第2の電極23,33から成るメモリセルを有する強誘電体型不揮発性半導体メモリの製造方法は、(a)パターニングされた第1の電極21,31を絶縁層16,26上に形成する工程と、(b)MOCVD法にて絶縁層16,26及び第1の電極21,31上に強誘電体薄膜を形成する工程と、(c)パターニングされた第2の電極23,33を強誘電体層22,32上に形成する工程を具備する。

請求項（抜粋）：

絶縁層上に形成された第1の電極と、少なくとも該第1の電極上に形成され、ビスマス層状構造を有する強誘電体薄膜から成る強誘電体層と、該強誘電体層上に形成された第2の電極から成るメモリセルを有する強誘電体型不揮発性半導体メモリの製造方法であって、(a)パターニングされた第1の電極を絶縁層上に形成する工程と、(b)有機金属化学的気相成長法にて、絶縁層及び第1の電極上に強誘電体薄膜を形成する工程と、(c)パターニングされた第2の電極を強誘電体層上に形成する工程、を具備することを特徴とする強誘電体型不揮発性半導体メモリの製造方法。

IPC (2件)：

H01L 27/105 , H01L 21/316

FI (3件)：

H01L 21/316 X , H01L 27/10 444 B , H01L 27/10 444 Z

Fターム (22件)：

5F058BA11 , 5F058BC03 , 5F058BF06 , 5F058BF27 , 5F058BH01 , 5F083FR01 , 5F083GA09 , 5F083JA17 , 5F083JA35 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA53 , 5F083LA03 , 5F083LA19 , 5F083MA06 , 5F083MA17 , 5F083NA01 , 5F083NA08 , 5F083PR39 , 5F083PR40

前のページに戻る