特許
J-GLOBAL ID：200903056386240800
pin型受光素子、その製造方法及び光電子集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-025319
公開番号（公開出願番号）：特開平6-314813
出願日： 1994年02月23日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】 暗電流の低減によって素子特性が向上するpin型受光素子及びその製造方法と、このpin型受光素子及び電子回路素子の集積化によって受信感度が向上する光電子集積回路とを提供する。【構成】 この光電子集積回路には、pin-PD10a及びHEMT20がモノリシックに集積化されている。pin-PD10aでは、半導体基板1上にn型半導体層11、i型半導体層12a及びp型半導体層13cが順次積層され、メサ型に順次成形されている。第1のメサは主にp型半導体層13cからなり、第2のメサはi型半導体層12aからなる。第1のメサと第2のメサとの境界面は、p型半導体層13cとi型半導体層12aとの接合面に一致するように形成されている。しかも、第1のメサの径は、第2のメサの径よりも小さく形成されている。そのため、逆バイアスの印加によってp型半導体層13cから伸びる空乏層はi型半導体層12aの内部にとどまり、第1および第2のメサの表面に到達して露出することはない。
請求項（抜粋）：
半導体基板と、この半導体基板上に形成されてn型不純物をドープしたn型半導体層と、このn型半導体層上に形成されてオーミック接触性を有するn型オーミック電極層と、前記n型半導体層上に不純物を故意にドープしないi型半導体層とp型不純物をドープしたp型半導体層とを順次積層して成形されたメサ部と、前記p型半導体層上に形成されてオーミック接触性を有するp型オーミック電極層とを備え、前記メサ部における前記p型半導体層の周縁部は前記p型半導体層と前記i型半導体層との接合面に実質的に一致する深さまで除去されていることを特徴とするpin型受光素子。
IPC (2件)：
FI (2件)：
H01L 31/10 A
, H01L 27/14 J
