特許

J-GLOBAL ID：200903056400799564

不揮発性半導体メモリ装置およびその製造方法

発明者： 竹内 信善
出願人/特許権者： 日本鋼管株式会社
代理人 (1件)： 長谷川 和音
公報種別：公開公報
出願番号（国際出願番号）：特願平7-237959
公開番号（公開出願番号）：特開平8-153814
出願日： 1995年09月18日
公開日（公表日）： 1996年06月11日
要約：

【要約】 (修正有)【課題】バーズビークの発生を低減できる不揮発性半導体メモリ装置及びその製造方法を提供する。【解決手段】P型Si基板21表面上に形成されたトンネル酸化膜22上にポリSi膜からなるフローティング(浮遊)ゲート電極23が形成される。浮遊ゲート電極23上にはCVD法によりSiN膜24,SiO2膜25及びSiN膜26を順次積層したNON膜27が形成される。浮遊ゲート電極23の両側に位置するSi基板21の素子領域表面には、ソース領域31及びドレイン領域32が形成され、これら両領域上には低温酸化膜19が埋込まれる。前記NON膜27の表面にポリSi膜からなるコントロールゲート電極28が形成され、その表面にはWシリサイド層30が形成される。WSi膜、ポリSi膜及びNON膜に対して、それぞれ適切なガスを用いてRIEによりパターニングした後、酸素中で熱処理してメモリ装置が得られた。

請求項（抜粋）：

一導電型の半導体基板に互いに離間して設けられた逆導電型のソース・ドレイン領域、前記ソース・ドレイン領域の間のチャンネル領域上に形成された第1ゲート絶縁膜、前記第1ゲート絶縁膜上に設けられたフローティングゲート電極、前記フローティングゲート電極上に形成された、少なくとも前記フローティングゲート電極との界面並びに前記コントロールゲート電極との界面にSi-N結合を有する第2ゲート絶縁膜、前記第2ゲート絶縁膜上に設けられたコントロールゲート電極、および、前記フローティングゲート電極および前記コントロールゲート電極の側壁面を覆うように形成されたサイド絶縁膜を具備することを特徴とする不揮発性半導体メモリ装置。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/318 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

審査官引用 (4件)

• 特開平1-134946
  
• 特開昭59-112657
  
• 不揮発性記憶素子
  公報種別：公開公報   出願番号：特願平4-062257   出願人：ローム株式会社
• 特開平3-050772