特許
J-GLOBAL ID：200903056405569613
MOSトランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-135511
公開番号（公開出願番号）：特開平6-349853
出願日： 1993年06月07日
公開日（公表日）： 1994年12月22日
要約：
【要約】 (修正有)【目的】ゲート電極とドレイン領域との間の容量を上昇させることなく、高い信頼性と安定な動作とを有して、LDD領域のみかけ上の抵抗を低減することが可能なLDD型のMOSトランジスタと、その製造方法とを提供する。【構成】ゲート電極106は、N+ 型多結晶シリコン膜103aと、このN+ 型多結晶シリコン膜103aの側面においてこの膜と直接に接続して形成されたN- 型多結晶シリコン膜105cとから構成される。このN- 型多結晶シリコン膜105cの直下には、ゲート酸化膜102を介して、P型シリコン基板101の表面に形成されたLDD領域をなすN- 型ソース・ドレイン領域104が存在する。
請求項（抜粋）：
主表面が選択的にゲート絶縁膜に覆われた一導電型のシリコン基板と、第1の所定幅を有し,前記ゲート絶縁膜を介して前記シリコン基板上に設けられた高濃度の逆導電型の第1の多結晶シリコン膜と、少なくとも底面近傍の領域が低濃度の逆導電型であり,第2の所定幅を有して該第1の多結晶シリコン膜の側面に接続し,前記ゲート絶縁膜を介して前記シリコン基板上に設けられた第2の多結晶シリコン膜とからなるゲート電極と、前記第1の所定幅と等しい間隔を有し,端部が前記第1の多結晶シリコン膜の端部に概略一致して前記シリコン基板の主表面に設けられた低濃度の逆導電型の一対の第1の拡散層と、端部が前記第2の多結晶シリコン膜の端部に概略一致し,前記第1の拡散層と接続して前記シリコン基板の主表面に設けられた高濃度の逆導電型の一対の第2の拡散層とからなるソース・ドレイン領域とを具備することを特徴とするMOSトランジスタ。
IPC (2件)：
H01L 21/336
, H01L 29/784
H01L 29/78 301 L
, H01L 29/78 301 G
