特許

J-GLOBAL ID：200903056430780795

半導体装置の製造方法

発明者： 岩瀬 政雄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平4-024220
公開番号（公開出願番号）：特開平5-226593
出願日： 1992年02月12日
公開日（公表日）： 1993年09月03日
要約：

【要約】【目的】 本発明はCMOS素子の性能向上を目的とする。【構成】 N型ゲート電極のアニールをP型ゲート電極のアニールより長く行う事により、N型ゲート電極への不純物拡散を長くして、P型、N型両イオンの拡散係数の差を補う。【効果】 上記の方法により、ゲート電極中の不純物拡散をP型、N型共に充分に行うことができるため、ゲート電極中の抵抗が下げられ、素子の性能劣化を抑制できる。

請求項（抜粋）：

半導体基板上に絶縁膜を介して、CMOS素子のゲート電極を設け、このCMOS素子を構成するPチャネル素子、Nチャネル素子のゲート電極中に夫々P型、N型の不純物を導入するようにした半導体装置の製造方法に於いて、N型不純物導入以後のNチャネル素子のゲート電極の熱処理時間がP型不純物導入以後のPチャネル素子のゲート電極の熱処理時間より長くなるようにしたことを特徴とする半導体装置の製造方法。

引用特許：

審査官引用 (4件)

• 特開昭62-069666
  
• 特開昭62-183160
  
• 特開平3-030470
  
• 特開昭60-213051