特許

J-GLOBAL ID：200903056453347207

半導体記憶装置およびその製造方法

発明者： 青柳 圭祐
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-130373
公開番号（公開出願番号）：特開2000-323589
出願日： 1999年05月11日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 データ消去の際のフローティングゲートからの電子の引抜きを高速で行えるフラッシュメモリを提供する。【解決手段】 フローティングゲート6がチャネル領域10上方から層間絶縁膜4上方にかけて延在する構造を有するフラッシュメモリに対して、フローティングゲート6に沿うように接して形成されたトンネル酸化膜5を介在して、消去電極9がさらにフローティングゲート6に沿うように延在することとし、FNトンネル現象が起こり得る領域を広く確保した。

請求項（抜粋）：

表面部にチャネル領域を挟むように互いに隔離されて形成されたソース領域およびドレイン領域を有する半導体基板と、前記ソース領域上および前記ドレイン領域上に、それぞれチャネル領域から遠ざかる側に後退させた位置に、それぞれ形成された層間絶縁膜と、前記チャネル領域に接し、前記チャネル領域上面から前記層間絶縁膜上方にかけて延在するトンネル酸化膜と、前記チャネル領域上方から前記層間絶縁膜上方にかけて前記トンネル酸化膜に沿うように接して延在するフローティングゲートと、前記層間絶縁膜と前記トンネル酸化膜との間に前記トンネル酸化膜に沿うように形成された消去電極と、前記フローティングゲートの上面に沿って絶縁膜を介在して設けられるコントロールゲートと、前記フローティングゲートから前記消去電極へ電子を引抜くために、前記消去電極に所定の電圧を印加するための消去電極電圧印加手段と、を備える、半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (25件)：

5F001AA25 ,  5F001AA43 ,  5F001AB07 ,  5F001AB08 ,  5F001AB09 ,  5F001AC02 ,  5F001AD12 ,  5F001AE08 ,  5F001AF10 ,  5F001AG12 ,  5F001AG21 ,  5F083EP14 ,  5F083EP15 ,  5F083EP23 ,  5F083EP27 ,  5F083EP30 ,  5F083EP55 ,  5F083ER14 ,  5F083ER15 ,  5F083ER16 ,  5F083ER22 ,  5F083GA01 ,  5F083GA30 ,  5F083JA04 ,  5F083PR36