特許

J-GLOBAL ID：200903056486780194

半導体集積回路装置の製造方法および装置

発明者： 村松 俊昭 ,  吉野 英昭
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立マイコンシステム
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-179224
公開番号（公開出願番号）：特開平5-029309
出願日： 1991年07月19日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】 MIOS形メモリセルを構成する極薄酸化膜の形成処理前後に成長する自然酸化膜を除去する。【構成】 MIOS形メモリセルを有する半導体集積回路装置を製造する際に、MIOS形メモリセルの極薄酸化膜を形成する処理工程(103)の直前にH2 アニール処理を施す工程(102)と、極薄酸化膜上にSi3 N4 膜を形成する処理工程(105)の直前にH2 アニール処理を施す工程(104)とを介在させた。

請求項（抜粋）：

半導体基板上に形成された極薄酸化膜と、その極薄酸化膜上に形成された所定の絶縁膜とからなる情報記憶用絶縁膜上に制御電極を配置してなるMIOS形メモリセルを有する半導体集積回路装置の製造方法であって、前記極薄酸化膜の形成処理の直前に水素アニール処理を施す工程と、前記所定の絶縁膜の形成処理の直前に水素アニール処理を施す工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (5件)：

H01L 21/316 ,  H01L 21/302 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371