特許
J-GLOBAL ID：200903056520992090
位相同期回路
発明者：
出願人/特許権者：
代理人 (1件)：
井上 俊夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-236176
公開番号（公開出願番号）：特開平9-064858
出願日： 1995年08月22日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】 位相同期抽出用ビットを付加することなく、安定した位相同期の確立を行うことのできる位相同期回路を提供すること。【解決手段】 ディジタルデータ伝送における同期を確立のための位相同期回路において、基準クロック信号に基づいて多相クロック信号を生成する多相クロック生成手段3と、多相クロック生成手段3により生成される出力クロック信号をバーストデータの変化点に基づいてラッチし、何相目に変化点があるかを検出するクロック相検出手段と、伝送されるバーストデータをクロック相に対応して保持する複数のデータ保持手段9と、クロック相検出手段によって変化点が検出されたクロック相に対応するデータ保持手段9に保持されたデータを出力データとするデータ選択手段10とを備えるように構成する。
請求項（抜粋）：
ディジタルデータ伝送における同期を確立のための位相同期回路において、基準クロック信号に基づいて多相クロック信号を生成する多相クロック生成手段と、前記多相クロック生成手段により生成される出力クロック信号を伝送されるバーストデータの変化点に基づいてラッチし、当該出力クロック信号の何相目に変化点があるかを検出するクロック相検出手段と、伝送されるバーストデータを、前記多相クロック生成手段により生成されたクロック相に対応してそれぞれ保持する複数のデータ保持手段と、複数のデータ保持手段の中から前記クロック相検出手段によって変化点が検出されたクロック相に対応するデータ保持手段を選択し、当該データ保持手段に保持されたデータを出力データとするデータ選択手段と、を備えることを特徴とする位相同期回路。
IPC (2件)：
FI (2件)：
H04L 7/02 Z
, H04L 7/00 G
