特許
J-GLOBAL ID：200903056533796940
半導体素子の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平6-273248
公開番号（公開出願番号）：特開平8-139087
出願日： 1994年11月08日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 たとえメッキ用カレントフィルムに段切れが発生した場合にも、各チップ部分に全てメッキ配線パターンを形成することのできる半導体素子の製造方法を提供する。【構成】 半導体基板20上にスクライブライン22部分を介して縦横に多数のチップ部分Cを形成する半導体素子の製造方法である。各チップ部分Cにそれぞれ必要配線パターン23を形成するともに、各チップ部分Cの周辺部に、スクライブライン22を横切って導通用配線パターン24を形成する工程と、これらパターン23、24の上に絶縁膜25を形成する工程と、絶縁膜25にそれぞれコンタクトホール29、30を形成する工程と、半導体基板20上の全面にメッキ用カレントフィルム32を形成する工程と、電解メッキ法により必要配線パターン23上にメッキ配線パターン34を形成する工程とを有している。
請求項（抜粋）：
半導体基板上にスクライブライン部分を介して縦横に多数のチップ部分を形成する半導体素子の製造方法において、前記各チップ部分の所定位置にそれぞれ必要配線パターンを形成するともに、前記各チップ部分の周辺部に、隣り合うチップ部分との間のスクライブラインを横切って該チップ部分間を電気的に導通させる導通用配線パターンを形成する工程と、前記必要配線パターンおよび導通用配線パターンの上に絶縁膜を形成する工程と、前記絶縁膜の、必要配線パターンおよび導通用配線パターンの上にそれぞれコンタクトホールを形成する工程と、前記コンタクホール内の必要配線パターンおよび導通用配線パターンに導通するようにして半導体基板上の全面にメッキ用カレントフィルムを形成する工程と、前記メッキ用カレントフィルムを用いて電解メッキ法により前記必要配線パターン上にメッキ配線パターンを形成する工程とを備えてなることを特徴とする半導体素子の製造方法。
IPC (3件)：
H01L 21/3205
, H01L 21/28
, H01L 21/288
