特許

J-GLOBAL ID：200903056554768289

半導体装置および半導体発光装置

発明者： 今西 大介
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-070760
公開番号（公開出願番号）：特開2002-270965
出願日： 2001年03月13日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】熱膨張係数などの物性の異なる半導体層が積層していても、異なる物性に起因して発生する歪を緩和して結晶欠陥を抑制することができる半導体装置および半導体発光装置を提供する。【解決手段】基板10などの第1半導体領域と、第1半導体領域基板上の一領域において設けられた歪緩和膜11と、歪緩和膜11が設けられていない領域における第1半導体領域上および歪緩和膜11上に設けられ、第1半導体領域とは熱膨張係数などの所定の物性が異なっている、少なくとも第1導電型の第1クラッド層、第1活性層14および第2導電型の第2クラッド層が積層された半導体積層体STなどの第2半導体領域とを有し、第1半導体領域と第2半導体領域との異なる物性に起因する歪を歪緩和膜11により緩和することができる構成とする。

請求項（抜粋）：

第1半導体領域と、上記第1半導体領域基板上の一領域において設けられた歪緩和膜と、上記歪緩和膜が設けられていない領域における上記第1半導体領域上および上記歪緩和膜上に設けられ、上記第1半導体領域とは所定の物性が異なっている第2半導体領域とを有し、上記第1半導体領域と上記第2半導体領域との異なる物性に起因する歪を上記歪緩和膜により緩和する構成となっている半導体装置。

IPC (2件)：

H01S 5/323 ,  H01S 5/22 610

FI (2件)：

H01S 5/323 ,  H01S 5/22 610

Fターム (11件)：

5F073AA07 ,  5F073AA74 ,  5F073AB02 ,  5F073BA05 ,  5F073BA09 ,  5F073CA04 ,  5F073CB02 ,  5F073CB22 ,  5F073DA05 ,  5F073EA24 ,  5F073EA28