特許
J-GLOBAL ID：200903056600287320
薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-083755
公開番号（公開出願番号）：特開平7-273345
出願日： 1994年03月31日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】 寄生容量が小さく、且つ、オン電流の大きい薄膜トランジスタ及びその製造方法を提供することを目的とする。【構成】 基板11、ゲート電極GE、ゲート絶縁層31、シリコン層33、チャネルブロッキング層を積層する。チャネルブロッキング層をパターンニングし、ゲート電極GEに対し自己整合的に形成されたパターン35Aを形成する。パターン35Aをマスクとして、シリコン層33に不純物を注入して、チャネル領域、ソース領域、ドレイン領域を形成する。シリコン層33上に金属層を形成し、ソース・ドレイン領域の表面に金属シリサイド層41、43を形成する。金属シリサイド層41、43を残存させて金属層をパターニングし、チャネル領域から離間して配置されたソース電極SEとチャネル領域に接して配置されたドレイン電極DEを形成する。ソース電極SEに画素電極23を接続する。
請求項（抜粋）：
基板と、前記基板上に形成されたゲート電極と、前記基板及びゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成され、チャネル領域、ソース領域、ドレイン領域を備えたシリコン層と、前記ソース領域とドレイン領域にそれぞれ接続され、一方がチャネル領域に接して配置され、他方がチャネル領域から離間して配置されたソース電極及びドレイン電極と、を備えることを特徴とする薄膜トランジスタ。
IPC (3件)：
H01L 29/786
, G02F 1/136 500
, H01L 21/336
H01L 29/78 311 S
, H01L 29/78 311 P
