インバータの並列制御装置

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-269380
公開番号（公開出願番号）：特開平10-094258
出願日： 1996年09月19日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】出力電流不平衡抑制制御機能を備えたインバータ並列制御装置の提供。【解決手段】並列接続された複数のインバータの各出力電流値の平均値から各自の出力電流値を減算した減算結果を増幅する増幅器を設けて、前記増幅器の出力値が負であれば当該インバータの正側スイッチング素子に印加されるPWM制御信号のオンパルス幅を前記増幅器の出力量に応じて短くするパルス幅補正回路と、前記増幅器の出力値が正であれば当該インバータの負側スイッチング素子に印加されるPWM制御信号のオンパルス幅を前記増幅器の出力量に応じて短くするパルス幅補正回路とを設ける。

請求項（抜粋）：

共通の入力電源(1)を持つ複数台のインバータ( 101, 201,〜, n01)(ただし、nは2以上の自然数)の出力をリアクトル( 102, 202,〜, n02)を介して並列接続するインバータの並列制御装置において、前記インバータ( 101, 201,〜, n01)のそれぞれに出力電流を検出するための変流器( 111, 211,〜, n11)を備え、前記インバータ( 101, 201,〜, n01)のうちいづれか1台のインバータには、前記変流器( 111, 211,〜, n11)の各出力電流値を全て加算する加算器(2)と、基準となる電流指令値(3)から前記加算器(2)の加算結果を減算する減算器(4)と、該減算器(4)の減算結果によりPWM制御信号を生成するPWM制御信号発生器(5)と、前記加算器(2)の加算結果を全インバータ台数で除算する除算器(6)を具備し、インバータ( 101, 201,〜, n01)のそれぞれに前記除算器(6)の除算結果からおのおのの変流器( 111, 211,〜, n11)の出力電流値を減算する減算器(121, 221,〜, n21)と、該減算器( 121, 221,〜, n21)の減算結果を増幅する増幅器( 131, 231,〜, n31)と、該増幅器( 131, 231,〜, n31)の出力値の正負極性を判別し極性に応じて出力先を切り替える極性判別器( 141, 241,〜, n41)を備え、前記増幅器( 131, 231,〜, n31)の出力値が負であれば当該インバータの正側スイッチング素子( 151, 251,〜, n51)に印加されるPWM制御信号(7)のオンパルス幅を前記増幅器( 131, 231,〜,n31)の出力量に応じて短くするパルス幅補正回路( 161, 261,〜, n61)と、前記増幅器( 131, 231,〜, n31)の出力値が正であれば当該インバータの負側スイッチング素子( 152, 252,〜, n52)に印加されるPWM制御信号(8)のオンパルス幅を前記増幅器( 131, 231,〜, n31)の出力量に応じて短くするパルス幅補正回路( 162, 262,〜, n62)を具備したことを特徴とするインバータの並列制御装置。

引用特許：

審査官引用 (7件)

特開平4-033573
特開昭63-015670
特開平4-117137

全件表示

前のページに戻る