特許
J-GLOBAL ID：200903056615210278
半導体基板の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平9-254577
公開番号（公開出願番号）：特開平11-092300
出願日： 1997年09月19日
公開日（公表日）： 1999年04月06日
要約：
【要約】【課題】 製造工程中に半導体基板や半導体装置に混入される汚染不純物を効率的に除去又は捕獲すると共に、無欠陥層として形成されるエピタキシャル層が薄い場合にも適用できるようにする。【解決手段】 開示される半導体基板の製造方法では、まず、石英るつぼ1に貯えられたシリコン融液2からCZ法又はMCZ法により引き上げ途中のシリコン単結晶インゴット3をシリコン融液2から切り離した後、シリコン単結晶インゴット3の温度を1200 ゚C以上から600 ゚C以下まで急冷する。次に、シリコン単結晶インゴット3から空孔過剰含有領域3aのみを取り出し、ウェハ5に加工した後、ウェハ5上にエピタキシャル層6を形成して半導体基板とする。
請求項（抜粋）：
石英るつぼに貯えられたシリコン融液から引き上げ法又は磁場印加引き上げ法により引き上げ途中のシリコン単結晶インゴットを前記シリコン融液から切り離した後、前記シリコン単結晶インゴットの温度を1200 ゚C以上から600 ゚C以下まで急冷する第1の工程と、前記第1の工程で作製された前記シリコン単結晶インゴットからその内部に発生した空孔を過剰に含有する領域のみを取り出して、ウェハに加工する第2の工程と、前記ウェハ上にエピタキシャル層を形成して半導体基板を製造する第3の工程とからなることを特徴とする半導体基板の製造方法。
IPC (4件)：
C30B 33/02
, C30B 15/00
, C30B 29/06 502
, H01L 21/02
C30B 33/02
, C30B 15/00 Z
, C30B 29/06 502 Z
, H01L 21/02 B
