特許
J-GLOBAL ID：200903056628021504
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-286200
公開番号（公開出願番号）：特開平5-129253
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】 本発明は、半導体装置の製造方法に関し、被エッチング層となる保護膜パターンのパターン寸法精度を良好にすることができるとともに、下地の基板にダメージを入り難くすることができる半導体装置の製造方法を提供することを目的とする。【構成】 下地の膜1上に被エッチング層2を形成する工程と、次いで、該被エッチング層2上にマスク層3を形成する工程と、次いで、該マスク層3を用い、該マスク層3下以外の領域の該下地の膜1上で該被エッチング層2が部分的に残るように該被エッチング層(2)をドライエッチングする工程と、次いで、該マスク層3を除去する工程と、次いで、該マスク層3下以外の領域の該下地の膜1上に残された該被エッチング層2をウェットエッチングする工程とを含むように構成する。
請求項（抜粋）：
下地の膜(1)上に被エッチング層(2)を形成する工程と、次いで、該被エッチング層(2)上にマスク層(3)を形成する工程と、次いで、該マスク層(3)を用い、該マスク層(3)下以外の領域の該下地の膜(1)上で該被エッチング層(2)が部分的に残るように該被エッチング層(2)をドライエッチングする工程と、次いで、該マスク層(3)を除去する工程と、次いで、該マスク層(3)下以外の領域の該下地の膜(1)上に残された該被エッチング層(2)をウェットエッチングする工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/302
, H01L 21/306
