特許

J-GLOBAL ID：200903056651680779

FPGA用コンフィギュレーションインターフェース

発明者： 五閑 学
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 東島 隆治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-076376
公開番号（公開出願番号）：特開2000-278116
出願日： 1999年03月19日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 画像処理用アルゴリズムをハードウェア化するために、複数のFPGAに対して1つのFPGAを特定し、複数の回路情報を選択して、特定されたFPGAにおいて再コンフィギュレーションを行うことが可能なFPGA用コンフィギュレーションインターフェースを提供することを目的とする。【解決手段】 FPGAコントロール部107により複数のFPGA101、102、103、104の中から一つのFPGAが特定され、ROMコントロール部106によりROM105が格納する画像処理用アルゴリズムの複数の回路情報から任意の回路情報を選択して、その選択した回路情報に基づき特定したFPGAにおいて再コンフィギュレーションを実行させて、画像処理アルゴリズムをハードウェア化処理するよう構成した。

請求項（抜粋）：

複数の画像処理用アルゴリズムの回路情報を所定アドレスに格納するROM、前記ROMの所定アドレスから各画像処理用アルゴリズムの回路情報を呼び出すROMコントロール部、前記ROMと伝送可能に接続され、前記回路情報に基づきコンフィギュレーションを実行する複数のFPGA、前記FPGAの一つを選択するセレクト信号を出力するFPGAコントロール部、及び前記ROMコントロール部と前記FPGAコントロール部を制御し、前記回路情報と前記FPGAとを選択する外部入出力制御部、を具備することを特徴とするFPGA用コンフィギュレーションインターフェース。

IPC (2件)：

H03K 19/173 101 ,  G06T 1/00

FI (2件)：

H03K 19/173 101 ,  G06F 15/66 J

Fターム (11件)：

5B057AA03 ,  5B057CH11 ,  5B057CH16 ,  5B057DA02 ,  5J042AA10 ,  5J042BA01 ,  5J042BA04 ,  5J042CA16 ,  5J042CA20 ,  5J042DA03 ,  5J042DA05