特許

J-GLOBAL ID：200903056655164384

不揮発性半導体記憶装置及びその製造方法

発明者： 佐藤 信司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平11-342572
公開番号（公開出願番号）：特開2001-160618
出願日： 1999年12月01日
公開日（公表日）： 2001年06月12日
要約：

【要約】【課題】 チャネルブースト比を大きくして誤書き込みを確実に防止できるようにした不揮発性半導体記憶装置を提供する。【解決手段】 セルフブースト書き込み方式のNAND型EEPROMにおいて、メモリセルはp型ウェル12に形成される。p型ウェル12にはメモリセルのしきい値制御のためにボロンをイオン注入したチャネルイオン注入層21が形成され、このチャネルイオン注入層21に重ねて、メモリセルのしきい値電圧に影響ずにチャネル容量を低減するために、所定深さ位置に濃度ピークを持つように砒素をカウンタイオン注入したカウンタイオン注入層22が形成される。

請求項（抜粋）：

半導体基板と、この半導体基板に形成された第1導電型領域と、この第1導電型領域に形成された電気的書き換え可能なメモリセルを有するメモリセルアレイと、前記第1導電型領域の表面部に、前記メモリセルのしきい値制御のための第1導電型不純物をイオン注入して形成された第1のイオン注入層と、前記第1導電型領域の表面部の、前記メモリセルのしきい値に影響を与えない深さ位置に前記第1のイオン注入層より低濃度に第2導電型不純物をイオン注入して形成された第2のイオン注入層と、を有することを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371

Fターム (38件)：

5F001AA25 ,  5F001AB08 ,  5F001AD22 ,  5F001AD23 ,  5F001AD41 ,  5F001AD51 ,  5F001AD60 ,  5F001AE02 ,  5F001AG12 ,  5F001AG21 ,  5F001AG24 ,  5F083EP02 ,  5F083EP23 ,  5F083EP32 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083GA15 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083PR21 ,  5F083PR36 ,  5F083PR40 ,  5F101BA07 ,  5F101BB05 ,  5F101BD14 ,  5F101BD15 ,  5F101BD22 ,  5F101BD32 ,  5F101BD35 ,  5F101BE05 ,  5F101BH02 ,  5F101BH07 ,  5F101BH09