特許

J-GLOBAL ID：200903056706487663

半導体装置の製造方法

発明者： 松原 直輝 ,  藤田 和範
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 森下 賢樹
公報種別：公開公報
出願番号（国際出願番号）：特願2002-284211
公開番号（公開出願番号）：特開2004-119872
出願日： 2002年09月27日
公開日（公表日）： 2004年04月15日
要約：

【課題】ダマシン法を用いた多層配線を有する半導体装置において、構造や材料を大幅に変更することなく配線容量を低減させる技術を提供する。【解決手段】下層配線層上の層間絶縁膜4とエッチング阻止膜5と上層絶縁膜6をホール形状にエッチングした後、エッチング阻止膜5を利用して上層絶縁膜6を溝形状にエッチングする。追加のエッチングにより溝底部に露出したエッチング阻止膜5を除去した後、エッチバックにより溝底部に露出した層間絶縁膜4を所定の厚さだけエッチングし、ホールおよび溝に配線金属10を埋め込む。【選択図】 図2

請求項（抜粋）：

半導体基板と、 前記半導体基板上に設けられた、第1の絶縁膜、エッチング阻止膜および第2の絶縁膜がこの順で積層してなる積層膜と、 前記積層膜中に埋設された金属配線と、 を備え、 前記エッチング阻止膜の比誘電率は、前記第1の絶縁膜の比誘電率および前記第2の絶縁膜の比誘電率のいずれよりも大きく、 前記エッチング阻止膜の上面が前記金属配線の上面よりも下部にあり、 前記エッチング阻止膜の下面が前記金属配線の下面よりも上部にあることを特徴とする半導体装置。

IPC (2件)：

H01L21/768 ,  H01L21/3205

FI (4件)：

H01L21/90 A ,  H01L21/90 K ,  H01L21/90 S ,  H01L21/88 R

Fターム (59件)：

5F033HH11 ,  5F033HH14 ,  5F033HH18 ,  5F033HH21 ,  5F033HH22 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ14 ,  5F033JJ18 ,  5F033JJ21 ,  5F033JJ22 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK11 ,  5F033KK22 ,  5F033KK23 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ00 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ53 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR21 ,  5F033RR25 ,  5F033RR29 ,  5F033SS02 ,  5F033SS03 ,  5F033SS04 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033WW00 ,  5F033XX03 ,  5F033XX04 ,  5F033XX24 ,  5F033XX27 ,  5F033XX28