特許
J-GLOBAL ID：200903056712073781
パラレル-シリアル変換回路及びデジタル信号処理回路
発明者：
出願人/特許権者：
代理人 (1件)：
松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平9-183910
公開番号（公開出願番号）：特開平11-031976
出願日： 1997年07月09日
公開日（公表日）： 1999年02月02日
要約：
【要約】【課題】 下位のビットを保存して、誤差の無い演算処理を行う。【解決手段】 例えばMビットの入力パラレル値1を下位のKビットと上位のLビット(K+L=M)に分割する。そしてその分割された下位のKビットをパラレル-シリアル変換回路2に供給し、この変換されたシリアル信号を上位のLビットに加算してLビットの出力パラレル値3を形成する。なおこの場合に、パラレル-シリアル変換回路2の動作クロックは、Mビットの入力パラレル値1の信号の動作速度より速く、2K 倍以上が必要である。そしてこの回路において、このパラレル-シリアル変換回路2で変換されたシリアル信号を上位のLビットに加算して処理を行うことによって、Lビットの処理でありながらMビットの精度を持つことができるようになるものである。
請求項（抜粋）：
任意のデジタルのパラレル値に対してそのパラレル値と同じビット数のカウント手段を設け、上記カウント手段のLSB側からの最初に“1”になる桁を検出し、上記カウント手段のMSB側からの同じ桁のビットの値を出力信号とすることを特徴とするパラレル-シリアル変換回路。
IPC (3件)：
H03M 9/00
, G06F 5/00
, G06F 7/38
H03M 9/00 B
, G06F 5/00 S
, G06F 7/38 Z
