特許
J-GLOBAL ID：200903056712546019
トンネルトランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平5-119811
公開番号（公開出願番号）：特開平6-334175
出願日： 1993年05月21日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】 微細化に適し、低電圧動作,高電流密度,微分負性抵抗特性が得られるトンネルトランジスタを提供する。【構成】 基板1上に一導電型を有する第1の半導体2(ソース)と、縮退していない第2の半導体3と、第1の半導体2と反対の導電型を有する第3の半導体4(ドレイン)との積層構造を有し、これらの半導体の露出表面に、これらの半導体よりも禁止帯幅が狭い半導体からなる第4の半導体5とこれよりも禁止帯幅の広い材料からなる絶縁層6とゲート電極7を有し、第1の半導体2と第3の半導体4にそれぞれオーミック接合を形成するソース電極8,ドレイン電極9を有する。
請求項（抜粋）：
基板上に形成され一導電型を有し高濃度の不純物を含有する第1の半導体と、第1の半導体上に形成され低濃度の不純物を含有する第2の半導体と、第2の半導体上に形成され第1の半導体と反対の導電型を有し高濃度の不純物を含有する第3の半導体と、第1から第3の半導体の積層構造の露出した表面に接して形成され第1から第3の半導体よりも禁止帯幅が狭い材料からなる第4の半導体と、第4の半導体に接して形成され第4の半導体よりも禁止帯幅が広い材料からなる絶縁層と、絶縁層上に設けられたゲート電極と、第1の半導体上に設けられたソース電極と、第3の半導体上に設けられたドレイン電極とを有することを特徴とするトンネルトランジスタ。
IPC (2件)：
前のページに戻る
