特許
J-GLOBAL ID：200903056720067707
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-017352
公開番号（公開出願番号）：特開平10-200110
出願日： 1997年01月13日
公開日（公表日）： 1998年07月31日
要約：
【要約】【課題】 高速で動作させることができ、デザインルールも縮小でき、しきい値電圧を下げることもできる。【解決手段】 P型シリコン基板2に形成されたウエルは、高濃度P型不純物層のソース/ドレイン9の接合周辺部とゲート電極3直下の基板表面部とに低濃度N型不純物層6を有し、ゲート電極下部でゲート電極直下の基板表面部の低濃度N型不純物層6とソース/ドレイン接合周辺部の低濃度N型不純物層6とに囲まれた領域及びその他のウエル領域が高濃度N型拡散層1となっている。
請求項（抜粋）：
半導体基板の第1導電型ウエル内に第2導電型ソース/ドレインを有するMOS半導体装置において、前記ウエルは、ソース/ドレインの接合周辺部とゲート電極直下の基板表面部とに第1導電型の低濃度領域を有し、かつゲート電極下部でゲート電極直下の基板表面部の第1導電型の低濃度領域とソース/ドレイン接合周辺部の第1導電型の低濃度領域とに囲まれた領域及びその他のウエル領域が第1導電型の高濃度拡散領域となっていることを特徴とするMOS半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 301 S
, H01L 29/78 301 L
