特許
J-GLOBAL ID：200903056720901600
論理回路
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-208291
公開番号（公開出願番号）：特開平5-048431
出願日： 1991年08月20日
公開日（公表日）： 1993年02月26日
要約：
【要約】【目的】 本発明は、論理回路に関し、消費電力の低減、高速性能の向上かつ、論理電圧振幅及びノイズマージンの拡大を実現することができる論理回路を提供することを目的とする。【構成】 エンハンスメント型ショットキ・ゲートFET(Field Effect Tran-sistor)のゲートに信号が印加される論理回路において、該エンハンスメント型ショットキ・ゲートFETのゲートと信号入力端子との間に直列に電圧制御型負性微分抵抗ダイオードを接続するように構成する。
請求項（抜粋）：
エンハンスメント型ショットキ・ゲートFET(Field Eff-ect Transistor)のゲートに信号が印加される論理回路において、該エンハンスメント型ショットキ・ゲートFETのゲートと信号入力端子との間に直列に電圧制御型負性微分抵抗ダイオードを接続することを特徴とする論理回路。
IPC (3件)：
H03K 19/0952
, H03K 19/017
, H03K 19/10
