特許

J-GLOBAL ID：200903056721861385

メモリ制御装置

発明者： 松尾 秀則
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 石井 康夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-009995
公開番号（公開出願番号）：特開平9-198863
出願日： 1996年01月24日
公開日（公表日）： 1997年07月31日
要約：

【要約】【課題】 1ブロック分のデータは途中で途切れることなく連続的に転送するとともに、ノイズを低減し、消費電力の集中をなくしたメモリ制御装置を提供する。【解決手段】 アクセス休止期間測定部1は、転送要求信号を受け取り、転送要求信号の送出されていないアクセス休止期間を判別する。リフレッシュ回数・周期決定部2は、1回のアクセス周期の間に行なうべきリフレッシュの回数を算出する。さらに、アクセス休止期間測定部1で判別されたアクセス休止期間中に、算出した回数だけのリフレッシュを行なうためのリフレッシュの周期を決定する。メモリ制御部3は、リフレッシュ回数・周期決定部2で決定されたリフレッシュの周期で、必要回数だけのリフレッシュをアクセス休止期間中に分散して行なう。

請求項（抜粋）：

所定周期ごとに連続してデータをアクセス可能なダイナミックメモリのメモリ制御装置において、アクセス休止期間を予測するアクセス休止期間測定手段と、予測した該アクセス休止期間と前記所定周期とに基づいてアクセス休止期間中に行なうリフレッシュの必要回数と間隔を決定するリフレッシュ回数・周期決定手段と、決定された間隔で必要回数だけ前記ダイナミックメモリのリフレッシュを行なうメモリ制御手段を有することを特徴とするメモリ制御装置。

IPC (2件)：

G11C 11/406 ,  G06F 12/00 550

FI (2件)：

G11C 11/34 363 N ,  G06F 12/00 550 B