特許

J-GLOBAL ID：200903056738552211

薄膜トランジスタの製造方法および薄膜トランジスタ

発明者： 加藤 秀和
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-342211
公開番号（公開出願番号）：特開平10-189979
出願日： 1996年12月20日
公開日（公表日）： 1998年07月21日
要約：

【要約】 (修正有)【課題】 ポリシリコンTFTを用いたアクティブマトリックス型液晶表示装置の製造方法において、簡易なプロセスで素子特性を向上させたLDD構造の薄膜トランジスタの形成方法を提供する。【解決手段】基板1上にTFTの動作層となるポリシリコン層2を形成し、ゲート絶縁膜及びゲート電極4を形成した後、イオン打ち込みの際のバリア層5となる保護膜をイオン打ち込み条件との関係で与め設定された所定の厚みに形成し、これをその外形がLDD構造のソース・ドレイン領域となる低濃度領域6aと高濃度領域6bとの境界に合致するようにパターニングしてから、これをマスクとして上記ポリシリコン層2に対してイオン打ち込みを行なうようにした。

請求項（抜粋）：

基板上に画素電極がマトリックス状に形成されるとともに各画素電極に対応して各々薄膜トランジスタが形成され、前記薄膜トランジスタを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板の製造プロセスにおいて、上記基板上に薄膜トランジスタの動作層となる半導体層を形成する工程と、前記半導体層の表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極を覆う所定の厚みのバリア層を形成する工程と、前記バリア層形成後に上記半導体層に達するように不純物のイオン打ち込みを行なう工程とを含むことを特徴とする薄膜トランジスタの製造方法。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/28 301

FI (6件)：

H01L 29/78 616 L ,  G02F 1/136 500 ,  H01L 21/28 301 D ,  H01L 29/78 616 V ,  H01L 29/78 616 A ,  H01L 29/78 617 J