特許

J-GLOBAL ID：200903056764732627

半導体装置の製造方法及びp形半導体素子の製造方法

発明者： 片岡 豊隆
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-144706
公開番号（公開出願番号）：特開2000-332245
出願日： 1999年05月25日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】ポリメタル構造を有するゲート電極に対する後酸化を行うとき、ポリシリコン層の表面を選択的に酸化することができ、しかも、後酸化に起因した半導体素子の閾値電圧の変動を出来る限り抑制し得るp形半導体素子の製造方法を提供する。【解決手段】p形半導体素子の製造方法は、(A)半導体層20の表面にゲート絶縁膜22を形成する工程と、(B)該ゲート絶縁膜22上に、p形不純物を含むシリコン層23A、及び金属層23Cが積層されて成るゲート電極22を形成する工程と、(C)酸素ガス及び水素ガスに電磁波を照射することによって生成した水蒸気及び水素ガスにゲート電極23を晒し、以て、露出したシリコン層23Aに酸化膜24を形成し、且つ、金属層23Cの酸化を抑制する工程を備える。

請求項（抜粋）：

酸素ガス及び水素ガスに電磁波を照射することによって生成した水蒸気及び水素ガスに、シリコン層及び金属層が積層され、側面にシリコン層が露出した積層体を晒すことを特徴とする半導体装置の製造方法。

IPC (8件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/31 ,  H01L 21/316 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 21/8238 ,  H01L 27/092

FI (6件)：

H01L 29/78 301 P ,  H01L 21/31 C ,  H01L 21/316 S ,  H01L 27/08 102 C ,  H01L 27/08 321 D ,  H01L 29/78 301 G

Fターム (62件)：

5F040DA06 ,  5F040DC01 ,  5F040EC02 ,  5F040EC04 ,  5F040EC07 ,  5F040EC28 ,  5F040ED03 ,  5F040EF02 ,  5F040EF11 ,  5F040EK01 ,  5F040EK02 ,  5F040FA03 ,  5F040FA05 ,  5F040FA17 ,  5F040FA19 ,  5F040FB02 ,  5F040FC00 ,  5F040FC04 ,  5F045AA09 ,  5F045AA20 ,  5F045AB03 ,  5F045AB04 ,  5F045AB32 ,  5F045AB40 ,  5F045AC03 ,  5F045AC11 ,  5F045AC13 ,  5F045AD04 ,  5F045AD07 ,  5F045AD08 ,  5F045AD12 ,  5F045AF03 ,  5F045BB16 ,  5F045CB05 ,  5F045CB10 ,  5F045DC70 ,  5F045EB13 ,  5F045EE12 ,  5F045EK14 ,  5F045HA15 ,  5F045HA16 ,  5F048AA07 ,  5F048AC03 ,  5F048BB04 ,  5F048BB07 ,  5F048BB09 ,  5F048BB11 ,  5F048BB13 ,  5F048BG12 ,  5F048DA20 ,  5F048DA25 ,  5F058BA20 ,  5F058BC02 ,  5F058BE02 ,  5F058BF29 ,  5F058BF37 ,  5F058BF63 ,  5F058BF73 ,  5F058BG02 ,  5F058BJ01 ,  5F058BJ02 ,  5F058BJ03