特許

J-GLOBAL ID：200903056780104105

半導体集積回路

発明者： 前野 宗昭 ,  田中 豊 ,  内野 幸則
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-237885
公開番号（公開出願番号）：特開平10-084092
出願日： 1996年09月09日
公開日（公表日）： 1998年03月31日
要約：

【要約】【課題】 集積度を向上できるゲートアレイ方式の半導体集積回路を提供する。【解決手段】 2つのNMOSトランジスタM2、M3と1つのPMOSトランジスタM1を1つのベーシックセル上で構成し、3トランジスタDRAMを実現する。この3トランジスタDRAMを複数配置してメモリを構成する。

請求項（抜粋）：

ゲートアレイ方式の半導体集積回路において、ベーシックセルが複数配置された論理回路構成領域で、NMOSトランジスタのみで構成された3トランジスタDRAMが複数段配置されているNMOSメモリセルのブロックと、PMOSトランジスタのみで構成された3トランジスタDRAMが複数段配置されているPMOSメモリセルのブロックとが交互に配置されていることを特徴とする半導体集積回路。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/405 ,  H01L 27/118 ,  H01L 27/10 461

FI (4件)：

H01L 27/10 681 E ,  H01L 27/10 461 ,  G11C 11/34 352 B ,  H01L 21/82 M

引用特許：

審査官引用 (4件)

• 特開平4-151869
  
• 特開平4-372789
  
• 特開昭62-067861
  
• 特開平3-166761