特許
J-GLOBAL ID：200903056838786228
論理回路設計制約生成装置
発明者：
出願人/特許権者：
代理人 (1件)：
松村 博
公報種別：公開公報
出願番号（国際出願番号）：特願平9-160026
公開番号（公開出願番号）：特開平11-008309
出願日： 1997年06月17日
公開日（公表日）： 1999年01月12日
要約：
【要約】【課題】 ブロック分割して論理回路設計を行う場合に、レイアウト設計後の後戻りを削減するブロック境界の設計制約条件を生成する。【解決手段】 レジスタに転送することが可能であるように表現された回路における設計制約を生成する論理回路設計制約生成装置であって、ブロック配置情報113を基にしてレイアウト設計制約内における最長配線長となるブロック間配線長114を推定する。ブロック間配線と接続される論理ゲートを含む部分の部分回路115を抽出し、この部分回路115に対する最適化のための制約条件116を生成する。推定したブロック間配線長114より決定される配線容量,抵抗と、部分回路115に対する制約に基づいて部分回路115に対する最適化を行い、最適化された部分回路117よりブロック単位ごとの設計制約118を生成する。
請求項（抜粋）：
レジスタに転送することが可能であるように表現された回路における設計制約を生成する論理回路設計制約生成装置であって、レジスタに転送することが可能であるように表現された回路を解析し、回路要素の接続関係を示す初期回路を出力する手段と、前記初期回路と初期回路を構成するブロックの配置情報とに基づいてブロック間の配線の配線長を算出する手段と、前記初期回路に基づいてブロック間の配線に接続する回路要素を抽出して部分回路を生成する手段と、前記初期回路に基づいてブロック間の配線を含むパス遅延時間を推定して、前記部分回路に対する最適化制約条件を生成する手段と、前記部分回路を前記最適化制約条件に従い最適化を行って最適回路を出力する手段と、前記最適回路に基づいて前記初期回路に含まれるブロックの境界に対する設計制約情報を生成する手段とを備えたことを特徴とする論理回路設計制約生成装置。
IPC (2件)：
FI (4件)：
H01L 21/82 B
, G06F 15/60 654 G
, G06F 15/60 658 V
, G06F 15/60 668 Z
