特許

J-GLOBAL ID：200903056845536822

半導体集積回路装置の形成方法

発明者： 森 ちえみ ,  朝山 匡一郎 ,  橋場 総一郎 ,  池田 修二
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平4-337060
公開番号（公開出願番号）：特開平6-188390
出願日： 1992年12月17日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】 MISFETQdを有する半導体集積回路装置において、ゲート電極7を形成した後の熱酸化処理工程に起因する前記ゲート電極7端部の直下であって半導体基板1に発生する結晶欠陥を減少する。また、情報記憶素子を有する半導体集積回路装置のデータリテンション特性を向上する。【構成】 前記半導体集積回路装置の形成方法において、MISFETQdのゲート電極7の表面を耐酸化膜35で被覆した後に熱酸化処理工程を施す。前記半導体集積回路装置はSRAMである。

請求項（抜粋）：

MISFETを備えた半導体集積回路装置の形成方法において、半導体基板の主面上にゲート絶縁膜を介在してMISFETのゲート電極を形成する工程、前記ゲート電極の上面及び側面を被覆する耐酸化膜を形成する工程、この後、熱酸化処理が施され、この熱酸化処理の際に前記耐酸化膜により前記MISFETのゲート電極の表面の酸化及び体積膨張を減少する工程の夫々の工程を順次備えたことを特徴とする半導体集積回路装置の形成方法。

IPC (3件)：

H01L 27/11 ,  H01L 21/336 ,  H01L 29/784

FI (2件)：

H01L 27/10 381 ,  H01L 29/78 301 P