特許

J-GLOBAL ID：200903056848579972

ガロワ体乗算器及びガロワ体乗算の方法

発明者： トッド ディ.ウォルフ ,  パトリック ダブリュ.ボスハート ,  デビッド アール.シューメーカー
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-026383
公開番号（公開出願番号）：特開平11-296347
出願日： 1999年02月03日
公開日（公表日）： 1999年10月29日
要約：

【要約】【課題】 種々のシンボル・サイズ(16)、異なるガロワ体(14)及び異なる原始多項式(12)を含む演算を実行する多次元ガロワ体乗算器及びガロワ体多次元乗算の方法を提供する。【解決手段】 オペランド、原始多項式又は中間出力のサイズと比較するときにガロワ体(14)の相対サイズに従って、2つのオペランド(16)のうちの1つ及び原始多項式(12)を左へシフトさせ、かつ前記中間出力ZO(28)を右へシフトさせる。これらのシフトは、MULT XORアレー(26)が2ゲート/ブロックの最小遅延、又は2EXORゲートのクリティカル遅延により正確に同一のハードウェアにより全ての体上で動作可能にさせる。

請求項（抜粋）：

ガロワ体であって、関連されたガロワ体数、前記ガロワ体内の第1及び第2のオペランド、及び前記ガロワ体の原始多項式を有する前記ガロワ体と、前記第1のオペランドか又は第2のオペランドをシフト・アップするシフト・アップ回路と、シフト・アップされなかったオペランドを前記シフト・アップ回路の対応する出力と論理積を取る第1のANDゲートと、前記原始多項式をシフト・アップする第2のシフト・アップ回路と、前記第1のANDゲートの出力値における2最上位ビットの値と、前記第2のシフト・アップ回路の対応する出力とについて動作する第1の排他的論理和ゲートと、第2の排他的論理和ゲート及び次の排他的論理和ゲートを備え、前記第1のANDゲートの出力値における次の最上位ビットの値、前記第2のシフト・アップ回路の対応する出力、及び前記第1の排他的論理和ゲートの出力値について動作する複数の排他的論理和ゲートであって、次に連続する排他的論理和オペレーションのために前記第2の排他的論理和ゲートの出力が前記次の排他的論理和ゲートに対する次の入力となる前記複数の排他的論理和ゲートと、前記複数の排他的論理和ゲートの前記出力をシフト・ダウンするシフト・ダウン・ゲートとを備えたガロワ体乗算器。

IPC (2件)：

G06F 7/544 ,  G06F 11/10 330

FI (2件)：

G06F 7/544 Z ,  G06F 11/10 330 Q

引用特許：

審査官引用 (3件)

• 原始元αのべき乗生成方式及びその装置
  公報種別：公開公報   出願番号：特願平7-343991   出願人：株式会社東芝
• 特開昭63-221426
  
• 特開昭63-268037