特許
J-GLOBAL ID:200903056852040859
トレンチゲート電界効果型素子を備えた電子装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
佐藤 一雄 (外3名)
公報種別:公表公報
出願番号(国際出願番号):特願2000-607271
公開番号(公開出願番号):特表2002-540602
出願日: 2000年02月28日
公開日(公表日): 2002年11月26日
要約:
【要約】トレンチゲート電界効果型素子は半導体本体2とトレンチ3とを備え、トレンチは第1主面2a中に延在して多角形ソースセル4の規則的なアレイを画定する。各ソースセルはソース領域5a,5bと本体領域6a,6bとを含み、本体領域は共通のより深い領域20からソース領域を分離する。ゲートGは、本体領域それぞれにより導電性チャネルを制御するために前記トレンチ内でそれに沿って延在する。各ソースセル4は中央半導体領域60を備えており、この領域は前記本体領域より高レベルでドープされ、より深い領域と逆導電型を有し、そのより深い領域と共にダイオードを形成する。各ソースセル4は内方トレンチ境界3aと外方多角形トレンチ境界3bとを備え、内方トレンチ境界は中央半導体領域60を含む中央補助セル10aの境界を定める。複数のトレンチ部分30は内方トレンチ境界3aから外方トレンチ境界3bに外方向に放射状に延在している。複数のトレンチ部分は内方及び外方トレンチ境界間の領域を複数の区分に分離する。各区分の一方の辺は他方の辺より長い。各区分は補助ソースセル10bを形成する。
請求項(抜粋):
第1及び第2の反対側の主面を有する半導体本体と、前記第1主面中に延在するトレンチとを含み、前記トレンチによりそれぞれ境界が定められる多角形ソースセルの規則的なアレイが前記第1主面において画定され、各多角形ソースセルはソース領域及び本体領域を含み、前記本体領域は共通のより深い領域から前記ソース領域を分離しており、さらに、前記トレンチ内で当該トレンチに沿って延在するゲートとを含み、前記ゲートは前記対応するソース領域と前記より深い領域との間の本体領域それぞれにより導電性チャネルを制御し、各多角形ソースセルは中央半導体領域を含み、前記中央半導体領域は前記本体領域より高レベルでドープがなされて前記より深い領域と逆導電型を有し前記より深い領域と共にダイオードを形成する、トレンチゲート電界効果型素子を備えた電子装置であって、各多角形ソースセルでは、前記トレンチは内方トレンチ境界及び外方トレンチ境界を画定し、前記内方トレンチ境界は前記中央半導体領域を含む中央補助セルの境界を定め、前記トレンチは前記内方トレンチ境界から前記外方トレンチ境界に向けて外方向に放射状に延在する複数のトレンチ部分を有し、前記内方及び外方トレンチ境界間の部分を複数の区分に分離して、各区分は、少なくとも1辺が少なくとも他の1辺より長い前記トレンチが形成する複数の辺を備えた境界を有し、各区分は、補助ソース領域及び補助本体領域を有する補助ソースセルを形成し、前記補助本体領域は前記区分の境界に隣接して導電性チャネル部分を有し、前記チャネル部分を介して前記関連した補助ソース領域と前記より深い領域との間の導電性チャネルは、前記トレンチ内のゲートにより制御可能であることを特徴とする、トレンチゲート電界効果型素子を備えた電子装置。
IPC (5件):
H01L 29/78 653
, H01L 29/78 652
, H01L 29/78
, H01L 29/78 657
, H01L 29/80
FI (5件):
H01L 29/78 653 A
, H01L 29/78 652 K
, H01L 29/78 652 S
, H01L 29/78 657 A
, H01L 29/80 V
Fターム (11件):
5F102FA01
, 5F102GA14
, 5F102GB06
, 5F102GC08
, 5F102GD01
, 5F102GJ03
, 5F102GL03
, 5F102GR11
, 5F102GR13
, 5F102GS03
, 5F102GS07
前のページに戻る