特許
J-GLOBAL ID：200903056862954190
コンピュータシステム
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平8-132346
公開番号（公開出願番号）：特開平9-319654
出願日： 1996年05月27日
公開日（公表日）： 1997年12月12日
要約：
【要約】【課題】 キャッシュメモリを介さずに直接メモリ装置にアクセスする。【解決手段】 プロセッサ1-1は、バスアクセス制御部11に対して、制御レジスタ11-1にアドレスの上位12ビットをライトする命令を出す。バスアクセス制御部11は、制御レジスタ11-1にアドレスの上位12ビットをライトする。プロセッサ1-1は、バスアクセス制御部11に、領域Wにライトする命令をバスアクセス制御部11に出す。バスアクセス制御部11は、領域Wへのアクセスであることを判定して、制御レジスタ11-1とプロセッサ1-1から出力される領域Wのアドレスからメモリ装置2のアドレスを生成する。そして、メモリ装置2にライトする制御信号を生成して、この制御信号、アドレス、及びデータをバス4に転送する。
請求項（抜粋）：
データを記憶するメモリ装置と、コピーバックキャッシュ方式により、前記メモリ装置に記憶されたデータ又は前記メモリ装置に記憶するデータを保持するキャッシュメモリと、前記メモリ装置とバスにより接続され、前記バスへのアクセスを制御するバスアクセス制御部と、メモリ空間を前記キャッシュメモリへのアクセスを示すキャッシュ有効空間と前記キャッシュメモリ以外へのアクセスを示すキャッシュ無効空間に分割し、前記メモリ空間にアクセスするアドレスが前記キャッシュ有効空間か前記ノンキャッシング空間かを判別して、前記アドレスが前記キャッシュ空間であれば、前記キャッシュメモリに対するアクセスをし、前記アドレスが前記キャッシュ無効空間であれば、前記バスアクセス制御部へ前記リード又はライトの制御信号、前記アドレス、及びライトの場合はデータを出力し、データ処理をするデータ処理装置とを備えたコンピュータシステムにおいて、前記キャッシュ無効空間内の第1の特定の領域にアドレス空間が割り当てられ前記キャッシュ空間のアドレスを示す情報を格納するための記憶回路を設け、前記バスアクセス制御部は、前記データ処理装置から出力される前記アドレスの上位ビットもしくは全ビットを入力して、前記アドレスが前記キャッシュ無効空間内の第2の特定の領域であるか否かを示す判別信号を生成するアクセス判定手段と、前記データ処理装置から出力される前記アドレス及び前記リード又はライトの制御信号を入力して、前記記憶回路へのライトを示す時は、前記データ処理装置から出力される前記データを前記記憶回路にライトし、前記判定信号が前記第2の特定の領域へのアクセスを示す時は、前記記憶回路の内容に基づいて前記メモリ装置のアドレスを生成するとともに、前記データ処理装置より出力されるリード又はライトの制御信号から前記メモリ装置にリード又はライトするための制御信号を生成して、前記バスに出力するアクセス制御手段とを、備えたことを特徴とするコンピュータシステム。
IPC (2件)：
G06F 12/08 310
, G06F 12/08
G06F 12/08 310 A
, G06F 12/08 M
