特許

J-GLOBAL ID：200903056885793755

半導体装置

発明者： 成毛 清実
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-356079
公開番号（公開出願番号）：特開2001-176874
出願日： 1999年12月15日
公開日（公表日）： 2001年06月29日
要約：

【要約】【課題】 安定した素子分離が行え、微細化が可能で、高信頼性、高性能な半導体装置を提供すること。【解決手段】 シリコン基板30上の素子領域57にはMOSトランジスタが形成され、この素子領域57を電気的に分離する素子分離領域58はSTI領域36で形成されており、全体を層間絶縁膜37が覆っている。この層間絶縁膜37上には、コンタクトホール38を介してMOSトランジスタとのコンタクトを取る金属配線層39が形成され、この金属配線層39を利用して、外部とのコンタクトを取るボンディングパッド40も形成されている。そして、ボンディングパッド40直下の領域のシリコン基板30には、STI領域も半導体素子も形成しないボンディング領域59とすることを特徴としている。

請求項（抜粋）：

素子領域がトレンチ型の素子分離領域で電気的に分離され、ボンディングパッドが形成されるべき領域下に、素子分離領域を形成しないボンディング領域を設けた半導体基板と、前記素子領域中にそれぞれ形成される半導体素子と、前記半導体基板上に形成される層間絶縁膜と、前記層間絶縁膜の前記ボンディング領域上に形成されるボンディングパッドとを具備することを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/60 301

FI (2件)：

H01L 21/60 301 N ,  H01L 21/88 T

Fターム (26件)：

5F033HH04 ,  5F033HH08 ,  5F033HH33 ,  5F033JJ19 ,  5F033KK04 ,  5F033MM05 ,  5F033PP15 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033SS04 ,  5F033SS08 ,  5F033SS11 ,  5F033SS15 ,  5F033SS19 ,  5F033UU01 ,  5F033VV01 ,  5F033VV06 ,  5F033VV07 ,  5F033XX17 ,  5F044EE02 ,  5F044EE11