特許
J-GLOBAL ID：200903056890249060
半導体装置の配線形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-002801
公開番号（公開出願番号）：特開平6-209047
出願日： 1993年01月11日
公開日（公表日）： 1994年07月26日
要約：
【要約】【目的】配線のエレクトロマイグレーション耐性の向上を図る。【構成】エッチバックを経てコンタクトホール3内に高融点金属としてのW7を残留させ(図1(a))、次いで、エッチバックの際にダメージを受けたTiN層6の表面に対してダメージ解消処理を行ってから(図1(b))、Al合金膜8を成膜する(図1(c))。ダメージ解消処理としては、トランジスタ等に悪影響を与えずにTiN膜6表面をエッチングして除去する方法や、再度Ti膜及びTiN膜を成膜する方法等が考えられる。【効果】Al合金膜8の配向性の悪化が避けられ、配線のエレクトロマイグレーション耐性が向上し、高い配線信頼性を得ることができる。
請求項（抜粋）：
エッチバックを経てコンタクトホール内に高融点金属を残留させた後に、配線の下地層表面のダメージを解消する処理を行ってから、配線用金属膜を成膜することを特徴とする半導体装置の配線形成方法。
IPC (3件)：
H01L 21/90
, H01L 21/28 301
, H01L 21/3205
