特許

J-GLOBAL ID：200903056916345420

読取り専用記憶装置

発明者： 中山 勇
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-115606
公開番号（公開出願番号）：特開平5-313997
出願日： 1992年05月08日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】マイクロコンピュータシステムを構成するとき、メモリ容量や使用数が変っても制御信号発生回路を変更しなくて済むようにする。【構成】CPUからのアドレス信号全ビット(AD1〜AD20)を入力するアドレス入力端子Tadを設ける。このアドレス入力端子Tadから入力されメモリセルアレイ1のアドレスと対応するビット(AD1〜AD16)をアドレス選択回路2に供給する。自己を識別するための個別アドレスを記憶する個別アドレス記憶部5を設ける。ビットAD17〜AD20によるアドレスと個別アドレスとを比較し一致したときアクティブレベルとなる個別アドレス一致信号PAEを出力する比較回路3を設ける。個別アドレス一致信号PAEがアクティブレベルのとき出力バッファ回路4によりメモリセルアレイ1から読出されたデータを出力する。

請求項（抜粋）：

それぞれ対応するアドレスをもつ複数のメモリセルを配列し指定されたアドレスのメモリセルからデータを読出すメモリセルアレイと、CPUから出力される複数ビットのアドレス信号をそれぞれ対応して入力する複数のアドレス入力端子と、これらアドレス入力端子から入力される複数ビットのアドレス信号のうちの所定のビットにより前記メモリセルアレイのアドレスを指定するアドレス選択回路と、自己を識別するための個別アドレスを記憶する個別アドレス記憶部と、前記複数ビットのアドレス信号のうちのメモリセルアレイのアドレスを指定するためのビット以外のビットにより指定されるアドレスと前記個別アドレス記憶部に記憶されている個別アドレスとが一致したときアクティブレベルとなる個別アドレス一致信号を発生する比較回路と、前記個別アドレス一致信号がアクティブレベルのとき前記メモリセルアレイから読出されたデータを外部へ出力する出力バッファ回路とを有することを特徴とする読取り専用記憶装置。

IPC (2件)：

G06F 12/06 515 ,  G11C 17/00

引用特許：

審査官引用 (3件)

• 特開平1-155594
  
• 特開昭63-197251
  
• 特開昭56-116158