特許

J-GLOBAL ID：200903056921861223

半導体装置及びその製造方法

発明者： 黒田 英明
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-053033
公開番号（公開出願番号）：特開平7-130868
出願日： 1994年02月25日
公開日（公表日）： 1995年05月19日
要約：

【要約】【目的】 コストの増大や消費電力の増大等を生じることなく、低電圧での動作余裕を大きくし且つメモリにおいてはデータ保持特性を向上させる。【構成】 P- 拡散層27とN+ 拡散層34及びN拡散層37とP+ 拡散層36及びN拡散層37との夫々を形成するためのレジストをマスクにして閾値電圧調整用の不純物もイオン注入する。このため、これら以外の追加のレジストを用いることなく、閾値電圧が互いに異なる第1〜第3のNチャネルトランジスタ41〜43と第1及び第2のPチャネルトランジスタ44、45とを有する半導体装置を製造することができる。

請求項（抜粋）：

第1導電型トランジスタの第1導電型拡散層を形成するための第1のマスク層をマスクにすると共にこの第1導電型トランジスタのゲート電極を通して、この第1導電型トランジスタのチャネル部に不純物を導入する工程と、第2導電型トランジスタの第2導電型拡散層を形成するための第2のマスク層をマスクにすると共にこの第2導電型トランジスタのゲート電極を通して、この第2導電型トランジスタのチャネル部に不純物を導入する工程とを有しており、前記第1及び第2のマスク層の開口同士が前記第1または第2導電型トランジスタの前記ゲート電極を含んで一部で重畳していることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/266

FI (2件)：

H01L 27/08 102 A ,  H01L 21/265 M