特許

J-GLOBAL ID：200903056950523701

減衰回路

発明者： ロナルド・ダブリュー・ペルトラ
出願人/特許権者： ソニー・テクトロニクス株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平4-307551
公開番号（公開出願番号）：特開平7-202619
出願日： 1992年10月21日
公開日（公表日）： 1995年08月04日
要約：

【要約】【構成】 各電圧可変キャパシタンス(VVC)・ダイオード26は、入力信号を減衰させる各減衰信号路14、16の出力ラインにコンデンサ24を介して接続される。特定の減衰信号路が選択されると、マイクロプロセッサ32は、デジタル値として蓄積した校正された制御電圧をデジタル・アナログ変換器(DAC)を介してVVCダイオード及びコンデンサの接続部に出力する。【効果】 選択された減衰信号路に応じた制御電圧をVVCダイオードに供給してキャパシタンスを調整し、減衰信号路の減衰器素子の許容誤差を補償する。

請求項（抜粋）：

入力信号を減衰させるためにうち1つが選択される複数の減衰信号路と、各々の一端が接地電位源に接続され、他端がコンデンサを介して上記複数の減衰信号路の1つの出力端子に接続された複数の電圧可変キャパシタンス・ダイオードと、上記複数の減衰信号路の選択された1つに接続された上記電圧可変キャパシタンス・ダイオードの上記他端に制御電圧を供給する制御電圧供給手段とを具え、上記制御電圧により上記電圧可変キャパシタンス・ダイオードのキャパシタンスを調整し、選択された上記減衰信号路を補償する減衰回路。