特許
J-GLOBAL ID：200903056958806427
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-360112
公開番号（公開出願番号）：特開平6-096583
出願日： 1991年12月27日
公開日（公表日）： 1994年04月08日
要約：
【要約】【目的】 メモリのアクセスの高速化,入力/出力端子数の低減を図ること。【構成】 行アドレス入力端子と列アドレス入力端子の何れか一方をデータ入出力端子と共通化するようにしたものである。また行アドレス入力端子と列アドレス入力端子の両方をデータ入出力端子と共通化するようにしたものである。【効果】 アクセスの高速化,入力端子ピン数の低減が可能になった。
請求項（抜粋）：
行及び列方向にアドレス空間を持つメモリセルアレイと、複数の行アドレス信号が入力されてラッチされ、該複数の行アドレス信号に従って後述する行デコーダに行アドレスを与える行アドレスバッファと、複数の列アドレス信号が入力されてラッチされ、該複数の列アドレス信号に従って後述する列デコーダに列アドレスを与える列アドレスバッファと、上記行アドレスバッファからの信号を受けて上記メモリセルアレイの行を選択する行デコーダと、上記列アドレスバッファからの信号を受けて、上記メモリセルアレイの列を選択する列デコーダとを有し、複数のアドレス信号によって指定される特定の番地にデータを書き込み、または読み出す半導体記憶装置において、上記複数の行アドレス信号を外部から入力する行アドレス入力端子と上記複数の列アドレス信号を入力する列アドレス入力端子の少なくとも一方を、上記データの入出力端子と共通の端子で構成したことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/401
, G11C 11/41
, H01L 27/10 481
G11C 11/34 371 K
, G11C 11/34 Z
