特許
J-GLOBAL ID：200903056969744156
FPGAの書換処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-077364
公開番号（公開出願番号）：特開平11-274915
出願日： 1998年03月25日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 FPGAの書き換えに際して、周辺演算回路の誤動作を防止し、かつ、書き換え後のFPGAが周辺演算回路による演算結果を良好に利用できるようにする。【解決手段】 本発明は、インターフェイス回路20を介して周辺演算回路30に接続される書き換え可能なFPGA10の書換処理装置において、インターフェイス回路20に、FPGA10の入出力信号を記憶できる初期化可能なメモリ機能22を備えたことを特徴とするものである。
請求項（抜粋）：
インターフェイス回路を介して周辺演算回路に接続される書き換え可能なFPGAの論理モジュールの書き換えを行うFPGAの書換処理装置において、前記インターフェイス回路に、前記FPGAの入出力信号を記憶できる初期化可能なメモリ機能を備えたことを特徴とするFPGAの書換処理装置。
IPC (2件)：
FI (2件)：
H03K 19/177
, H01L 21/82 A
