特許

J-GLOBAL ID：200903056991647741

ゲート配線及びその形成方法

発明者： 塚本 雅則 ,  岡本 裕
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-163005
公開番号（公開出願番号）：特開平8-335640
出願日： 1995年06月06日
公開日（公表日）： 1996年12月17日
要約：

【要約】【目的】 多結晶Si層上に金属含有層が積層されたゲート配線でフェルミレベルの変動や電圧印加時の空乏化等を少なくして、閾値電圧等の変動を抑制する。【構成】 結晶粒径が大きな多結晶Si層32と、結晶粒径が小さな多結晶Si層33と、WSi層36とが積層されて、ゲート配線になっている。多結晶Si層33では不純物が析出し易いので、P型及びN型の不純物がWSi層36中を相互に拡散しても、WSi層36から多結晶Si層32への拡散が多結晶Si層33で抑制されて、多結晶Si層32中で不純物補償が生じにくい。しかも、多結晶Si層32では、不純物が析出しにくくて活性化し易いので、実質的な不純物濃度が高い。

請求項（抜粋）：

結晶粒径が相対的に大きな第1の多結晶Si層と、前記第1の多結晶Si層上に積層されており結晶粒径が相対的に小さな第2の多結晶Si層と、前記第2の多結晶Si層上に積層されている金属含有層とから成ることを特徴とするゲート配線。

IPC (3件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301

FI (2件)：

H01L 27/08 321 D ,  H01L 21/28 301 T