特許
J-GLOBAL ID：200903056991898361
半導体集積回路装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平3-300936
公開番号（公開出願番号）：特開平5-144946
出願日： 1991年11月18日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 半導体ウエハ上に微細な配線を形成することのできる技術を提供する。【構成】 半導体ウエハ1上に堆積した絶縁膜に接続孔を形成した後、前記絶縁膜上に導電膜を堆積し、次いで、前記導電膜をエッチングすることによって、半導体素子Q1,Q2 に接続される配線を形成する際、絶縁膜の堆積、接続孔の形成、導電膜の堆積およびエッチングからなる上記の工程を二回以上に分けて行うことにより、個々の工程における絶縁膜や導電膜の加工段差を小さくし、プロセスマージンを大きくする。
請求項（抜粋）：
半導体ウエハ上に堆積した絶縁膜に接続孔を形成した後、前記絶縁膜上に導電膜を堆積し、次いで、前記導電膜をエッチングすることによって、前記絶縁膜の下部の配線または半導体素子に接続される配線を形成する際、前記絶縁膜の堆積、接続孔の形成、導電膜の堆積およびエッチングからなる一連の工程を二回以上繰り返すことを特徴とする半導体集積回路装置の製造方法。
IPC (2件)：
引用特許：
前のページに戻る
