特許

J-GLOBAL ID：200903056994535685

半導体装置およびその製造方法

発明者： 村田 道昭 ,  小島 均 ,  白石 圭子
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 松永 孝義 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-045170
公開番号（公開出願番号）：特開平5-166936
出願日： 1992年03月03日
公開日（公表日）： 1993年07月02日
要約：

【要約】【目的】 塗布焼成シリコン酸化膜等を用いる多層配線構造を有する半導体装置の信頼性を高めること。【構成】 多層配線構造半導体装置における層間絶縁膜11が、屈折率1.503以上、窒素の含有率が2.4atomic%以上またはFTIRで測定したSi-O結合の半値幅が167cm-1以上のいずれかの性質を持つ窒素含有シリコン酸化膜からなるを持つ絶縁膜と配線上の絶縁層表面を平坦化するための絶縁膜(塗布焼成シリコン酸化膜)12とを含む半導体装置およびその製造方法である。

請求項（抜粋）：

基板と、基板上に設けられた半導体素子を形成する第一半導体層と、前記基板上に設けられ、前記第一半導体層領域を分離する第二半導体層と、前記第一半導体層に接続される第一配線と、第一配線の上に設けられた第二の配線と、第一配線と第二配線とを相互に絶縁する層間絶縁膜を有し、この層間絶縁膜は、第一配線上に設けられ、第一配線上の絶縁層表面を平坦化するための絶縁膜と、この絶縁層の下層に設けられ、該絶縁層に起因して不良モードが発生するのを防止する機能を持つ窒素含有率が2.4atomic%以上である窒素原子含有シリコン酸化膜とを有することを特徴とする半導体装置。

IPC (2件)：

H01L 21/90 ,  H01L 21/318

引用特許：

審査官引用 (3件)

• 特開昭63-104449
  
• 特開平1-293624
  
• 特開平3-245563