特許

J-GLOBAL ID：200903057002384822

薄膜トランジスタの製造方法

発明者： 松本 広
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-030826
公開番号（公開出願番号）：特開平7-221316
出願日： 1994年02月03日
公開日（公表日）： 1995年08月18日
要約：

【要約】【目的】 露光時間を短くする。【構成】 ガラス基板11上にゲート電極12およびゲート絶縁膜13を介して半導体薄膜14を形成し、半導体薄膜14上にチャネル保護膜形成用層15を介してポジ型のフォトレジスト層16を形成する。次に、ゲート電極12をマスクとした裏面露光によりフォトレジストパターン16aを形成し、フォトレジストパターン16aをマスクとしたエッチングによりチャネル保護膜を形成し、チャネル保護膜をマスクとして半導体薄膜14に不純物を注入し、チャネル領域の幅がゲート電極12の幅よりも小さくなった薄膜トランジスタを製造する。この場合、裏面露光をガラス基板11の下面に対して斜め方向から行うので、光の回り込む性質を利用することなくゲート電極12の両端部に対応する部分のフォトレジスト層16bを直接的に露光することができ、したがって露光時間を短くすることができる。

請求項（抜粋）：

基板上にゲート電極およびゲート絶縁膜を介して半導体薄膜を形成し、この半導体薄膜上に前記ゲート電極をマスクとした裏面露光によりチャネル保護膜を形成し、このチャネル保護膜をマスクとして前記半導体薄膜に不純物を注入する薄膜トランジスタの製造方法において、前記裏面露光を全体的にまたは部分的に前記基板面に対して斜め方向から行うことを特徴とする薄膜トランジスタの製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/266

FI (2件)：

H01L 29/78 311 P ,  H01L 21/265 M